尴尬！ 3nm芯片的性能并没有想象中那么好，良率较低，改善还不明显

不管喜不喜欢本年的 iPhone 15，大约都会认可一件事，许多人挑选购买 iPhone 15 Pro 系列的一大动机，便是冲着台积电 3nm 工艺的 A17 Pro。

A17 Pro 选用了台积电最新的 3nm 工艺（N3B）制作，晶体管数量到达了惊人的 190 亿，这是全国际第一款选用台积电 3nm 工艺的手机芯片，也是 3nm 工艺第一次呈现普通人就能够买到的群众消费品上。

要知道，跟着芯片尺度越来越迫临物理极限，每一代工艺节点升级需求投入也在加速增加，仅台积电一家的 3nm 新增投入就超过了 200 亿美元。

巨大的投入意味着巨大的本钱，尤其是在前期工艺尚不老练、良率较低的情况下，没有多少职业和公司能够负担 3nm 芯片的制作本钱。

这其中，智能手机一向是最有实力和动力推进先进制程工艺不断行进的力气。

一方面是因为智能手机需求在极小的内部空间里塞下算力惊人的芯片，一起还要极可能下降芯片的功耗和发热；

图/苹果

另一方面是芯片制作太烧钱，也只要一年就能卖出十多亿台的智能手机能够形成规模效应，不断推进先进制程改进工艺、进步良率，得以让服务器、PC、游戏主机乃至是汽车用上更先进的芯片制作技能。

但更大的投入、更先进技能是不是就等同于「正确」？可能也未必，iPhone 15 Pro 系列的散热风云还没有曩昔，关于良率或许说本钱的拷问，也一向是 3nm 上空的「乌云」。

良率和本钱，3nm 的一朵「乌云」

10 月 9 日，《科创板日报》引述业内职业剖析称，三星、台积电的 3nm 工艺良率现在都在 50%左右。一位挨近三星的人士还泄漏，要赢得高通等大客户下一年的 3nm 移动芯片订单，良率至少需求进步到 70%。

在半导体制作上，良率直接意味着一整片加工出来的晶圆上能正常作业的芯片的占比。通常来说，一片晶圆上能够一起制作出上百颗相同的裸芯片，之后将晶圆片上的裸芯片切开开来，就能够封装后安装到产品上。

图/台积电

在老练工艺上，代工厂的良率一般都能到达 99%，但在先进制程上，因为工艺难度和前期的许多问题，良率就可能非常低。但依照常规，代工厂并不担任承当不良芯片的制作本钱，这部分费用仍是由芯片规划客户承当，比方苹果、英伟达。

当然，「50%的良率」未必可信，此前就有许多各种来历的信息给出了各不相同的良率，包含 A17 Pro 从产业链传出的良率就为 70-80%。但这些音讯无一例外，都泄漏出一个要害信息，即 3nm 的良率很低。

良率越低，本钱越高。

这也是为什么除了苹果，其他一切首要芯片规划公司都没有挑选在 2023 年这个节点选用 3nm 工艺，更多仍是瞄准 N3B 之后的工艺。依照台积电早前的规划，台积电 3nm 工艺其实是包含 N3B（即 N3）、N3E、N3P、N3X 等多个版本。

台积电制程路线图，图/台积电

乃至在业界传闻中，就连苹果也是与台积电签订了一份「对赌」协议，规定未来一年台积电 N3B 工艺为苹果专用，且废片均由台积电承当本钱，而非苹果买单。

而如果说良率很大程度上决定了 3nm 的本钱居高不下，进而进步了芯片规划公司导入的门槛，那 3nm 的功耗和发热问题，也是阻挠他们较早导入的要害原因。

发热和功耗，3nm 的另一朵「乌云」

iPhone 15 Pro 系列的发热问题这儿就不再赘述了，我们之前就在文章中剖析，iPhone 15 Pro 系列发热的「元凶巨恶」便是规划和芯片两大部分，后者天然便是选用 3nm 工艺的 A17 Pro。

坦率地说，iPhone 15 Pro 的发热到底有多大程度是因为 A17 Pro，A17 Pro 的问题有多大程度是因为台积电 N3 工艺，现在来讲都还没有比较切实的论断。

但问题一定是有的。依照苹果给出的数据，A17 Pro 的晶体管数量为 190 亿，比前代 A16 增加了近 20%，CPU 功能却只提高了约 10%，GPU 核心数从 5 个增加到 6 个的一起，峰值功能提高了 20%。不过依照 GeekBench 数据来看，峰值功能大幅进步的另一面，是 A17 Pro TDP 峰值功率到达了惊人的 14W。

图/苹果

这不只是苹果和台积电面对的问题。

跟着晶体管尺度不断迫临物理极限，量子隧穿效应带来的问题也越发严峻，失控的电子引发的漏电，会导致芯片更严峻的发热和功耗问题。所以从 7nm 今后，整个业界的「制程焦虑」越发显着，对摩尔定律新出路的探究越发加速。

当然回到 3nm 上，台积电和三星也不是毫无预备的。

N3E 才是台积电真实的 3nm，三星押宝 GAA

比较 A17 Pro 上选用的 N3B 工艺，N3E 是台积电计划推出的一个彻底不同的工艺节点，在功耗操控方面愈加抱负。

台积电不仅用上了「立异的阻挡工艺」，更重要的是 FINFLEX 技能的导入，让芯片规划人员能够在一个模组内混搭不同的标准单元，完成一起优化功能、功耗和面积。包含 N3P、N3X、N3AE、N3S 等工艺节点，实践都是 N3E 的后续变体。

而且从曩昔半年的音讯来看，遍及指出 N3E 的良率要好于 N3B，一份文件显示，N3E 256Mb SRAM 平均良率到达 80%，Mobile 与 HPC 芯片的良率也达 80%。此前，也一向存在台积电考虑放弃 N3B 节点，推迟到 N3E 节点正式进入 3nm 的传闻。

图/台积电

9 月 7 日，联发科与台积电共同宣告，联发科首款选用台积电 3 纳米制程出产的天玑旗舰芯片已经成功流片，该款天玑旗舰芯片将于 2024 年下半年上市。基本确定，这款天玑旗舰芯片（天玑 9400）选用了台积电 N3E 工艺，而官方泄漏：

台积电 N3E 工艺的逻辑密度比较 N5 工艺增加了约 60%，在相同功耗下速度提高 18%，或许在相同速度下功耗下降 32%。

比较之下，去年年底的 IEDM（IEEE 国际电子器件大会）上，台积电披露 N3B 工艺实践只将 SRAM 密度进步了约 5%（比较 N5 工艺），与其最初声称的 20% 也是相去甚远。

别的，9 月底业内又传出英伟达也下单了台积电 3nm 制程，以出产 Blackwell 构架 B100 数据中心 GPU，估计将选用更偏重功能增强的 N3P 或 N3X 工艺。

能够这么说，N3E 及其变种对于大多数芯片厂商来说，才是真实的 3nm。

而在三星这边，去年 6 月就率先宣告了在 3nm 成功应用 GAAFET 技能。GAAFET 的正式名称是全盘绕栅极晶体管（Gate-All-Around FET），架构上最显着的变化在单位面积内的利用功率。

晶体管架构变迁，图/三星

众所周知，核算功能最底层其实便是晶体管的「一开一关」，代表了二进制中的「0」和「1」，更底层是对晶体管内通道（又称沟道）的操控能力。FinFET 第一次将通道从横向转为竖向，而三星选用了宽通道（纳米片）的 GAAFET 技能，在单位面积内支持更多通道的操控，由此得以完成了：

与 5nm 工艺比较，第一代 3nm 工艺能够使功耗下降 45%，功能提高 23%，芯片面积削减 16%；而第二代 3nm 工艺则使功耗下降 50%，功能提高 30%，芯片面积削减 35%。（注：三星第二代 3nm 也要等到下一年。）

比较台积电还在用的 FinFET 技能，GAA 拥有更好的静电操控能力。法国信息技能电子实验室高级集成工程师 Sylvain Barraud 也指出：「与 FinFET 比较，GAA 堆叠的纳米线还具有更高的有效沟道宽度，能够供给更高的功能。」

事实上，台积电和英特尔也早早宣告将在 2nm 节点正式导入 GAA 技能，之所以没有在 3nm 节点，首要顾忌仍是技能老练度不高带来的良率问题，三星 GAA 3nm 此前就多次传出严峻的良率问题，乃至是在宣告量产后找上美国 Silicon Frontline Technology 公司，协作进步 3nm GAA 工艺的良率。

所以对三星来说，要害仍是在于坚持 3nm GAA 能效优势的一起，怎么尽可能地进步良率。

硅晶圆，图/三星

写在终究

时至今日，一切人都理解，在物理尺度上极端细小的芯片，在现实国际是多么的重要，而芯片上的每一寸进步，实质上也会推进全国际算力的大幅提高，这也是曩昔几十年人类科技进步的首要动力之一。

与 1nm 之后的未来比较，3nm 现在遇到的问题既不困难也不意外，晶圆厂早就有所预想和预备。但即便是芯片制程无限迫临物理极限的几年后，从来也没有什么无解的问题。

大规模集成电路鼓起的时分，糟糕良率一度让许多公司失去了决心，但仍是仙童半导体、德州仪器等公司将芯片制作车间换成了无尘的超净间，进入的人都要穿上极端紧密的防护服，确保尘埃、汗液和毛发不会损坏脆弱的晶圆，完成了足够高的良率。

MOS 管（场效应晶体管）挨近功能极限的时分，许多人也认为晶体管不能再变小，芯片功能提高到了止境。但终究，FinFET 架构继续推进了芯片技能的行进。

2019 年，在台积电内部举行的运动会上，台积电创始人张忠谋被媒体问到了摩尔定律是否走到止境时，他认为这个问题的答案，沒有人知道，因为后面至少还有 5nm、3nm 和 2nm 的技能。但他相信，摩尔定律的未来会是：

山穷水尽疑无路，柳暗花明又一村。